IC設計：同步？非同步設計？－是非自有公論

記得以前剛接觸IC設計的時候，我的同事凡事必求同步設計，口中講的是同步怎麼樣?怎麼樣?

但是實際設計出來之後,有兩個大問題，一個事Gate Count增加很多,尤其是要使用正負緣clock的設計,gate count在現在的技術看起來不是什麼大問題,但是10年前,每個gate count可是要斤斤計較的。

另外一個最令人頭大的問題就是電源消耗和電源雜訊，因為數萬個Flip-flop在同一個時間內轉態，消耗的電量和產生的雜訊非常的可觀。

所以後來在修改電路的時候,可以就盡量用非同步的設計方式。非同步的設計有點像古典設計,在時序的檢查上的確比較複雜也比較不安全,但是可以大大的減少設計需要的gate count,因為gate count少了,也少了一個全體同步的時鐘(clock),對於工作時消耗的電能和產生的雜訊就可以大大的抑制，相對於EMI,EMC的防治措施也就簡單多了。